KCU116‏ מבית Xilinx‏: פלטפורמת פיתוח FPGA‏ לרשתות ואחסון Gbps‏ 100‏ עם יחס עלות-תועלת מיטבי

משפחת ™+UltraScale‏ ®Kintex‏ נחשבת להתקן FPGA‏ עם איזון מחיר/ביצועים/וואט הטוב ביותר הבנוי על טכנולוגיית FinFET‏ nm‏ 16‏ TSMC‏ מבית ®Xilinx‏. משלב את ה- UltraRAM החדש ואת טכנולוגיית אופטימיזציית החיברוריות החדשה (SmartConnect), התקן זה מספק את הפתרון עם יחס עלות-תועלת מיטבי עבור ישומים הדורשים מקמ"שים עם יכולת מהרמה-העליונה עבור ליבות חיבוריות Gbps‏ 100‏. משפחה זו מתוכננת במיוחד עבור יישומי רשת ואחסון כגון עיבוד מנות (Packets‏) רשת וטכנולוגיית MIMO אלחוטית, רשת קווית Gbps‏ 100‏, האצת רשתות תעשייתיות ומרכזי נתונים והאצת אחסון NVMe SSD (כונן מצב-מוצק). מאמר זה מדגים את פתרון Gbps‏ 100‏ של רשתות TCP Offload Engine ומימוש NVMe SSD בערכת הערכה KCU116‏ מבית Xilinx, על ידי שימוש ב- TOE100G-IP Core‏ מבית Design Gateway‏ המיועד עבור פתרונות CPU עם שידור TCP ב- Gb/s‏ 12‏, על פני ממשק GbE‏ 100‏ ו- NVMeG4-IP Core‏ המסוגל להשיג ביצועים מהירים להפליא של כ- Gb/s‏ 4‏ לכל כונן SSD‏.

מבוא לערכת ההערכה Kintex® UltraScale+ KCU116‏

ה- KCU116 היא אידיאלית להערכת מאפייני +Kintex UltraScale‏ העיקריים, במיוחד הביצועים של מקמ"ש Gbps‏ 28‏. ערכה זו מתאימה היטב עבור בנייה מהירה של אב-טיפוס המבוסס על התקן FPGA‏ XCKU5P-2FFVB676E‏.

הלוח כולל זיכרון DDR4-2666‏ Bit‏-32‏ GB‏ 1‏ על-הלוח, 1 נקודת-חיבור הרחבה FMC עבור M.2 NVMe SSD‏, ו- 8 נתיבי PCIe Gen4‏ עבור עד 2 ממשקי M.2 NVMe SSD‏. מקמ"שי GTY‏ Gbps‏ 28‏ x‏ 16 זמינים עבור מימושי ממשק הן PCIe Gen4‏ והן GbE‏ 100‏, ויש להם מגוון של ממשקים היקפיים ולוגיקת FPGA‏ עבור תכנים המותאמים-במיוחד על ידי המשתמש.

איור 1: ערכת הערכה KCU116. (מקור התמונה: .Xilinx Inc‏)

יחד עם ליבות IP מבית Design Gateway, ה- KCU116 מספק את כל הדרוש לפיתוח פתרונות רשתות ואחסון Gbps‏ 100‏ המתקדמים ביותר ללא צורך בתמיכת MPSoC‏.

מימוש פיתרונות רשתות ואחסון Gbps‏ 100‏

איור 2‏: פיתרון רשתות ואחסון Gbps‏ 100‏ על ה- KCU116‏. (מקור התמונה: Design Gateway‏)

למרות שלהתקני +Kintex UltraScale אין טכנולוגיית MPSoC כמו +Zynq UltraScale, ניתן לממש את עיבוד פרוטוקול הרשתות והאחסון NVMe ללא צורך במעבדים ומערכת הפעלה על ידי מינוף פיתרונות IP Core‏ מבית Design Gateway:

1. TOE100G-IP‏: חבילת פרוטוקולים TCP שלמה GbE‏ 100‏ של IP Core‏ ללא צורך ב- CPU‏
2. NVMeG4-IP‏: בקר מארח NVMe עצמאי עם PCIe Gen4 Soft IP מובנה 

הן ה- TOE100G-IP והן ה- NVMeG4-IP יכולים לפעול ללא צורך במעבד/מערכת הפעלה/מנהל-התקן. ניתן לממש לוגיקת משתמש עבור בקרה ונתיב נתונים עם שתי כתובות ה- IP באמצעות לוגיקת חומרה טהורה או ללא מערכת הפעלה על ידי Microblaze‏, המאפשרים פיתוח יישומים ואלגוריתמים ברמה-גבוהה בקלות ובמהירות ללא חשש מרשתות ופרוטוקולי NVMe מסובכים. זה פותח הזדמנויות חדשות עבור פתרונות מתקדמים ברמת המערכת כגון קליטת נתוני חיישנים, חישובים על-הלוח והתקני מחשוב Edge מבוססי AI.

TOE100G-IP‏ מבית Design Gateway עבור התקני +UltraScale

איור 3‏: מערכות TOE100G-IP‏. (מקור התמונה: Design Gateway‏)

ה- TOE100G-IP‏ מממשת חיבורי חבילת תוכנה TCP/IP‏ (בלוגיקת חומרה) עם מודול תת-מערכת Ethernet‏ Gb‏ 100 מבית Xilinx עבור חומרה משכבה נמוכה יותר. ממשק המשתמש של ה- TOE100G IP מורכב מממשק Register‏ עבור אותות בקרה וממשק FIFO עבור אותות נתונים. ה- TOE100G IP מתוכנן להתחבר לתת-מערכת Ethernet‏ Gb‏ 100‏ המשתמשת ב- AXI4-ST של 512 ביט כדי להתחבר לממשק המשתמש. תת-מערכת Ethernet, המסופקת על ידי Xilinx, כוללת פונקציות EMAC, PCS ו- PMA. תדר השעון של ממשק המשתמש של תת-מערכת Ethernet‏ Gb‏ 100‏ שווה ל- MHz‏ 322.265625‏.

מאפייני TOE100G-IP

• מימוש חבילת תוכנה TCP/IP‏ שלמה
• תמיכה ב- Session‏ אחד על ידי TOE100G IP אחד (ניתן לממש Multisession‏ באמצעות מספר TOE100G IP)
• תמיכה באופני שרת ולקוח גם יחד (פסיבי/אקטיבי פתוח וסגור)
• תמיכה במסגרת (Frame‏) Jumbo‏
• ממשק נתונים פשוט על ידי ממשק FIFO סטנדרטי
• ממשק בקרה פשוט על ידי ממשק RAM בנקודת-חיבור אחת

שימוש במשאבי FPGA‏ על התקן XCKU5P-2FFVB676E FPGA מוצג בטבלה 1 להלן.

טבלה 1: מימוש לדוגמה עבור התקן +Kintex Ultrascale

פרטים נוספים על ה- TOE100G-IP מתוארים בגיליון הנתונים שלו הניתן להורדה מאתר האינטרנט שלDesign Gateway.

בקר מארח PCIe Gen4‏ NVMe‏ מבית Design Gateway עבור מקמ"שי GTY‏

ה- +Kintex UltraScale כולל מקמ"ש GTY המסוגל לתמוך בממשק PCIe Gen4, אך הבלוק המשולב PCIe Gen4‏ ומעבד ARM אינם זמינים.

חברת Design Gateway פתרה בעיה זו על ידי פיתוח ליבת NVMeG4-IP המסוגלת לפעול כבקר מארח NVMe עצמאי עם PCIe Soft IP וגשר PCIe‏ מובנים בתוך ליבה אחת. אפשור גישת NVMe PCIe Gen4 SSD מפשט את ממשק המשתמש ומאפשר מאפיינים סטנדרטיים לנוחות השימוש ללא צורך בידע על פרוטוקול NVMe.

איור 4‏: דיאגרמת בלוקים של NVMeG4-IP‏. (מקור התמונה: Design Gateway‏)

מאפייני NVMeG4-IP

• יכולת מימוש שכבת אפליקציה, שכבת טרנסאקציה, שכבת תקשורת נתונים וחלקים מסוימים של השכבה הפיזית לגישה ל- NVMe SSD ללא מעבד או זיכרון DDR חיצוני
• פעולה עם Xilinx PCIe PHY IP בתצורת 4 נתיבי PCIe Gen4 (ממשק אפיק ‎256-Bit)
• חוצץ נתונים RAM‏ Kbyte‏ 256 כלול
• תמיכה בשש פקודות, כלומר זיהוי, כיבוי, כתיבה, קריאה, SMART ו- Flush (אפשרות לתמיכה בפקודות נוספות)
• תדר שעון המשתמש חייב להיות שווה או יותר משעון PCIe‏ (MHz‏ 250‏ עבור Gen4‏)

שימוש במשאבי FPGA‏ על התקן XCKU5P-2FFVB676E FPGA מוצג בטבלה 2 להלן.

טבלה 2: מימוש לדוגמה עבור התקן +Kintex Ultrascale.

פרטים נוספים על ה- NVMeG4-IP‏ מתוארים בגיליון הנתונים שלו הניתן להורדה מאתר האינטרנט שלDesign Gateway.

דוגמא של מימוש ותוצאות ביצועי TOE100G-IP ב- KCU116

איור 5 מציג מבט כולל על תכן הייחוס המבוסס על KCU116 להדגמת מימוש TOE100G-IP. מערכת ההדגמה כוללת מערכת Microblaze‏ ללא מערכת הפעלה, לוגיקת משתמש ותת-מערכות Ethernet‏ Gb‏ 100‏ מבית Xilinx.

איור 5‏: דיאגרמת בלוקים של מערכת הדגמה של TOE100G-IP‏. (מקור התמונה: Design Gateway‏)

מערכת ההדגמה מיועדת להעריך את פעולת TOE100G-IP באופני לקוח ושרת כאחד. לוגיקת הבדיקה מאפשרת שליחה וקבלה של נתונים עם תבנית בדיקה עבור קצב הנתונים הגבוה ביותר האפשרי בצד ממשק המשתמש.  עבור ממשק GbE‏ 100‏ עם KCU116, נדרשים ארבעה מקמ"שי +SFP‏ (25GBASE-R) וכבל סיבים אופטיים כפי שמוצג באיור 6.

איור 6: סביבת הדגמה של TOE100G-IP ב- KCU116. (מקור התמונה: Design Gateway‏)

תוצאת הבדיקה לדוגמה כאשר משווים 100G עם אחרים (1G/10G/25G/40G) מוצגת באיור 7.

איור 7: השוואת ביצועי TOE100G-IP עם 1G/10G/25G/40G ב- KCU116. (מקור התמונה: Design Gateway‏)

תוצאת הבדיקה מדגימה כי TOE100G-IP מסוגל להשיג מהירות שידור TCP של בערך Gb/s‏ 12‏.

דוגמא של מימוש ותוצאות ביצועי NVMeG4-IP‏ ב- KCU116

איור 8 מציג מבט כולל על תכן הייחוס המבוסס על KCU116 להדגמת מימוש NVMeG4-IP‏ ערוץ אחד. אפשר לממש מספר מופעים של NVMeG4-IP כדי להשיג ביצועי אחסון טובים יותר אם משאבי ה- FPGA זמינים מהתכן המותאם-במיוחד של המשתמש.

לפרטים נוספים על תכן הייחוס של NVMeG4-IP, אנא עיינו במסמך תכן הייחוס של NVMeG4-IP‏ המסופק באתר האינטרנט של Design Gateway.

איור 8‏: מבט כולל על תכן הייחוס של NVMeG4-IP‏. (מקור התמונה: Design Gateway‏)

מערכת ההדגמה מתוכננת לכתוב/לאמת נתונים באמצעות SSD‏ NVMe‏ ב- KCU116. המשתמש מבקר את פעולת הבדיקה באמצעות קונסולה טורית. כדי ש- NVMe SSD יתממשק עם KCU116, יש צורך בלוח מתאם AB18-PCIeX16 כפי שמוצג באיור 9.

איור 9: סביבת הדגמה של NVMeG4-IP‏ ב- KCU116. (מקור התמונה: Design Gateway‏)

תוצאת הבדיקה לדוגמה בעת הפעלת מערכת ההדגמה ב- KCU116 בשימוש ב- Samsung 970 Pro 512 GB מוצגת באיור 10.

איור 10‏: ביצועי קריאה/כתיבה של NVMe SSD ב- KCU116 בשימוש ב- Samsung 970 PRO S. (מקור התמונה: Design Gateway‏)

סיכום

הן ה- TOE100G-IP‏ והן ה- NVMeG4-IP Core‏ מספקים פיתרון לשימוש ביכולת חיבוריות Gbps‏ 100‏ על לוח KCU116‏ עבור מימוש יישומי רשתות ואחסון NVMe‏. TOE100G-IP אחד מסוגל לשדר TCP במהירות של בערך Gb/s‏ 12‏ על-גבי GbE‏ 100‏. ה- NVMeG4-IP יכול לספק אחסון עם ביצועים עיליים ביותר עם NVMe PCIe Gen4 בערך ב- Gb/s‏ 4‏ לכל SSD‏. ניתן להשתמש במספר מופעים של NVMeG4-IP ליצירת בקר RAID0 ולשפר את ביצועי האחסון כך שיתאימו למהירות שידור של GbE‏ 100‏.

ערכת ההערכה KCU116 ופתרונות ה- IP לרשתות ולאחסון מבית Design Gateway מאפשרים להשיג את המטרה של הביצועים העיליים ביותר האפשריים עם השימוש המינימלי במשאבי FPGA עבור פתרון או מוצר עם יחס עלות-תועלת מיטבי ביותר המבוסס על התקן ®+Kintex UltraScale מבית ®Xilinx‏.

פרטים נוספים על ה- TOE100G-IP וה- NVMeG4-IP, גיליונות נתונים, תכני ייחוס וכינון סביבת ההדגמה נמצאים באתר Design Gateway בכתובות:

https://dgway.com/TOE100G-IP_X_E.html

https://dgway.com/NVMeG4-IP_X_E.html