כיצד לפתח פתרונות הספקת-כוח קומפקטיים ויעילים עבור FPGAs

מערכי שערים ניתנים-לתכנות בשטח (FPGAs) משמשים יותר ויותר לתמיכה במחשוב עם ביצועים עיליים בעיבוד וידאו ותמונה, מערכות רפואיות, יישומי כלי-רכב ותעופה וחלל, בינה מלאכותית (AI) ולמידת מכונה (ML). הספקת-כוח ל-FPGA היא פונקציה מורכבת וקריטית הכוללת מספר רב ומגוון של פסי הספקת-כוח, כאשר חלקם זקוק לעד 50 אמפר (A), ומהר.

עבור פעולת FPGA תקינה, פסי הספקת-הכוח זקוקים לתזמון ברצף של הפעלה וכיבוי, הם צריכים לעלות ולרדת באופן מונוטוני, והם זקוקים לדיוק מתח גבוה והיענויות מהירות לטרנזיינטים. בנוסף, מייצבי זרם-ישר לזרם-ישר (DC/DC) המספקים את המתחים השונים צריכים להיות קטנים כדי שניתן יהיה למקם אותם ליד ה-FPGA כדי למזער טפילויות בקווי פילוג הספקת-כוח, והם חייבים להיות יעילים כדי למזער עליות טמפרטורה בקרבת ה-FPGA. במערכות מסוימות, מייצבי DC/DC חייבים להיות דקים מספיק כדי להיות מורכבים בצד האחורי של לוח המעגלים המודפסים (PCB‏).

אמנם ניתן לתכנן מייצבי DC/DC עם נצילות גבוהה וביצועים עיליים עם ניהול הספקת-כוח דיגיטלי משולב, אך לעשות זאת בפורמט קומפקטי ביותר עם פרופיל נמוך הוא אתגר אדיר. תכנון כזה יכול להוביל לאיטרציות תכנון רבות, לגרום להסחת-דעת מתכנון מערכת ה-FPGA, לעכב את זמן היציאה לשוק ולהפחית את ביצועי המערכת.

מתכנני מערכות הספקת-כוח ל-FPGA יכולים לפנות למייצבי DC/DC משולבים, בדוקים ומאומתים במלואם, הכוללים את כל הרכיבים במארזים קומפקטיים עם יעילות תרמית של מערך מסוג Land Grid Array‏ (LGA) ומערך מסוג Ball Grid Array‏ (BGA), המתאימים לאינטגרציה ישירות בסמוך ל-FPGA כדי למקסם את ביצועי מערכת הספקת-הכוח (וה-FPGA).

מאמר זה סוקר את צורכי הספקת-הכוח של FPGAs תוך התמקדות בדיוק המתח, היענות לטרנזיינטים ותזמון רצף המתח, וכן פירוט האתגרים הקשורים לניהול תרמי עם דוגמאות פעולה. לאחר מכן הוא מציג מייצבי DC/DC משולבים המותאמים להפעלת FPGA של Analog Devices‏, כולל מייצבים בפרופיל נמוך שניתן להרכיב על הצד האחורי של לוח ה-PCB, יחד עם לוחות הערכה והצעות אינטגרציה להאצת תהליך התכנון.

דרישות הספקת-הכוח עבור FPGA‏

פונקציות בתוך FPGAs, כמו לוגיקת הליבה, מעגלי כניסה/יציאה (I/O), מעגלי עזר ומקמ"שים, דורשות פסי הספקת-כוח שונים. אלה מסופקים בדרך כלל באמצעות ארכיטקטורת הספקת-כוח מבוזרת עם מייצב DC/DC אחד או יותר, הנקראים גם מייצבי נקודת עומס (POL), עבור כל אחד מפסי הספקת-הכוח. בעוד שרוב המייצבים הללו משתמשים בהמרת הספק ממותגת לטובת נצילות מקסימלית, מעגלים רגישים לרעש - כגון מקמ"שים - עשויים לדרוש שימוש במייצב ליניארי עם מפל-מתח נמוך (LDO).

במערכות קטנות, מתח פילוג הספקת-הכוח הגולמי הוא בדרך כלל 5 או 12 וולט DC‏ (_DC‏V‏) אשר יכול להזין ישירות את ה-POLs. במערכות גדולות יותר, מתח הפילוג יכול להיות 24 או _DC‏V‏ 48‏. כאשר משתמשים במתחי פילוג גבוהים יותר, משתמשים במייצב מוריד-מתח להורדת מתח הפילוג ל-5 או _DC‏V‏ 12 על אפיק מתח ביניים המזין את ה-POL. ה-POLs מספקים את המתחים הנמוכים הנדרשים על ידי פסי הספקת-כוח FPGA נפרדים(איור 1). לכל פס הספקת-כוח יש דרישות ספציפיות הקשורות לדיוק, היענות לטרנזיינטים, תזמון רצף ופרמטרים נוספים.

איור 1‏: מספר מייצבי POL‏ נחוצים להזנת FPGA‏. (מקור התמונה: Analog Devices)

POL הליבה הוא בדרך כלל מקור הספקת-הכוח הקריטי ביותר ב-FPGA. ספק-כוח הליבה יכול להיות מתחת ל-_DC‏V‏ 1‏ עם זרם של עשרות אמפר, ולעתים קרובות יש לו דרישת דיוק של ±3% או טוב יותר כדי למנוע שגיאות לוגיקה. לדוגמה, עבור FPGA עם מפרט טולרנס מתח ליבה של ±3%, מייצב עם דיוק של ±1.5% מספק עוד ±1.5% עבור טרנזיינטים. אם ל-POL יש היענות טובה לטרנזיינטים, הוא יספק ביצועים חסונים. עם זאת, מייצב עם דיוק של ±2% יכול להפוך למאתגרת את השגת את הביצועים הדרושים. יש רק ±1% הזמין עבור היענות לטרנזיינטים, המחייבת תוספת של קבלי מעקף ועלולה להוביל לשגיאות לוגיקה במהלך טרנזיינטים.

הפעלה והפסקה בתזמון

בנוסף לדרישות הספקת-כוח תובעניות בזמן שהם פועלים, FPGAs‏ זקוקים לפסי הספקת-כוח שונים כדי להתחיל ולהפסיק לפעול ברצפים ספציפיים עם תזמון מדויק. ל-FPGAs מודרניים יש לרוב פסי הספקת-כוח המאורגנים בכמה קבוצות שניתן להפעיל ולכבות ביחד. לדוגמה, FPGAs‏ Altera Arria 10‏ של Intel‏ יש אשכולות הספקת-כוח המאורגנים בשלוש קבוצות. קבוצות אלו חייבות להתחיל לפעול לפי סדר, מקבוצה 1 (עם שישה פסי מתח) לקבוצה 2 (גם היא עם שישה פסי מתח) ולקבוצה 3 (עם שלושה פסי מתח), ולהפסיק לפעול בסדר הפוך כדי למנוע נזק ל-FPGA (איור 2).

איור 2‏: FPGAs‏ הדורשים פסי הספקת-כוח שמתחילים ומפסיקים בסדר מסוים. (מקור התמונה: Analog Devices)

שומרים על קור-(רוח)

עם כל כך הרבה מייצבים הממוקמים קרוב ל-FPGA, הניהול התרמי דורש תשומת-לב. חברת Analog Devices הרכיבה לוח PCB‏ מיוחד כדי להדגים כמה אפשרויות ניהול תרמי בעת שימוש במספר מייצבים (איור 3). הביצועים התרמיים מושפעים מהמיקום היחסי של המייצבים, הכיוון וכמות זרימת האוויר וטמפרטורת הסביבה.

איור 3: לוח הדגמה לניהול תרמי עבור מייצבים המחוברים במקביל. (מקור התמונה: Analog Devices)

לצורך ההשוואה הראשונה, הטמפרטורה נמדדת בשבעה מקומות על לוח ההדגמה; מיקומים 1 עד 4 מציגים את טמפרטורת פני השטח של המודולים ומיקומים 5 עד 7 מציגים את טמפרטורת פני השטח על לוח ה-PCB‏ (איור 4). בשני התרמוגרפים, המודולים החיצוניים קרים יותר, היות והם נהנים מצלעות הקירור הנמצאות משלושת צידי לוח ה-PCB‏, בהשוואה למודולים המרכזיים שמפזרים חום רק משני צדדים. גם זרימת האוויר חשובה. בתרמוגרף השמאלי יש זרימת אוויר של 200 רגל ליניארי לדקה (LFM) המגיעה מתחתית לוח ה-PCB‏, בהשוואה להיעדר זרימת אוויר בתמונה הימנית. המודולים ולוח ה-PCB‏ עם זרימת אוויר קר יותר בכ-C‏°‏20‏.

איור 4‏: זרימת אוויר של LFM‏ 200 מפחיתה משמעותית את טמפרטורות המודול ולוח ה-PCB‏ (משמאל). (מקור התמונה: Analog Devices)

כיוון זרימת האוויר וטמפרטורת הסביבה גם הם חשובים. שימוש בזרימת אוויר של LFM‏ 400 מימין לשמאל דוחף את החום ממודול אחד לאחר, וכתוצאה מכך המודול הקר ביותר נמצא בצד ימין, המודולים המרכזיים הם החמים ביותר, והמודול משמאל נמצא ביניהם (איור 5, משמאל). כדי לנסות ולפצות על טמפרטורת הסביבה הגבוהה יותר, הוצבו צלעות-קירור על המודולים הפועלים ב-75°C. במצב קיצוני זה, המודולים חמים יותר באופן משמעותי, אפילו עם צלעות-קירור נוספות (איור 5, מימין).

איור 5: ההשפעה של טמפרטורות סביבה של 50°C (משמאל) ו-75°C (מימין) עם זרימת אוויר של LFM‏ 400 מימין לשמאל על פני לוח ה-PCB‏. (מקור התמונה: Analog Devices)

מארזי LGA ו-BGA בהרכבת צד-אחורי

משפחת LTM4601 של מייצבי DC/DC מורידי-מתח עם זרם רצוף של A‏ 12‏ (זרם שיא של A‏ 14‏) מעניקה למתכננים אפשרות של מארז LGA‏ של 15 × 15 × 2.82 מילימטרים (מ"מ) או מארז BGA‏ של 15 × 15 × 3.42 מ"מ. יש להם תחום מתחי כניסה של 4.5 עד _DC‏V‏ 20‏ והם יכולים לספק יציאות מ-0.6 עד _DC‏V‏ 5‏ עם עקיבה ושוליים של מתח היציאה. יש להם ייצוב של ±1.5% וסטיית שיא של mV‏ 35 עבור שינויי עומס דינמיים מ-0% עד 50% ומ-50% עד 0% מעומס מלא, עם זמן התייצבות של 25 מיקרו-שניות (µs).

מייצבים אלו זמינים עם ובלי מגבר חישה-מרחוק דיפרנציאלי על-הלוח שניתן להשתמש בו כדי לייצב במדויק את מתח היציאה ללא תלות בזרם העומס. לדוגמה, ה-LTM4601IV#PBF נתון במארז LGA, וה-LTM4601IY#PBF נתון במארז BGA, ולשניהם יש מגבר חישה-מרחוק דיפרנציאלי. יישומים שאינם צריכים את המגבר המשולב יכולים להשתמש ב-LTM4601IV-1#PBF ב-LGA או ב-LTM4601IY-1#PBF ב-BGA. מודולים אלה הם מייצבי DC/DC שלמים, הזקוקים רק לקבלי כניסה ויציאה כדי להתאים לדרישות תכן ספציפיות (איור 6). הפרופיל הנמוך של המודולים הללו מאפשר להרכיבם בצד האחורי של לוח ה-PCB‏.

איור 6: מייצב μModule הוא ממיר הספק שלם במארז משופר תרמית. (מקור התמונה: Analog Devices)

חברת Analog Devices מציעה את מעגל ההדגמה DC1041A-A להערכת המהירות של מייצבי LTM4601. יש לו תחום מתחי כניסה של 4.5 עד _DC‏V‏ 20‏, ומתח יציאה הניתן לבחירה באמצעות מגשר, וכמו כן הוא גם ניתן לתכנות המתח מעלה ומטה באקראי או בעקיבה רציומטרית אחר היציאה של מודול אחר.

מייצבים אולטרה-דקים

מארז LGA‏ של 16 × 11.9 בגובה 1.82 מ"מ של ה-LTM4686 של Analog Devices‏ מאפשר למקם את המייצבים הכפולים של A‏ 10‏ או היחידים של A‏ 20‏ מספיק קרוב ל-FPGA כך שההתקנים יכולים לחלוק צלעות קירור משותפות ולפשט את הניהול התרמי. בנוסף, מייצבים אלו מתאימים להרכבה על הצד האחורי של לוח ה-PCB‏. ניהול הספקת-כוח דיגיטלי משולב באמצעות פרוטוקול PMBus תומך בהגדרת תצורה מרחוק ובניטור בזמן-אמת של זרם ומתח היציאה, הטמפרטורה ופרמטרים נוספים. מייצבים אלו מסוגלים לתמוך בשני תחומי מתחי כניסה; ה-LTM4686IV#PBF פועל מ-4.5 עד _DC‏V‏ 17‏ וה-LTM4686IV-1#PBF מ-2.375 עד _DC‏V‏ 17‏. מודולי LTM4686 תומכים ביציאות מ-0.5 עד _DC‏V‏ 3.6‏ עם שגיאת יציאה מקסימלית של ±0.5%. מייצבים אלו יכולים לספק A‏ 18 ב-_DC‏V‏ 1‏ מכניסה של _DC‏V‏ 5‏ בטמפרטורת סביבה של 85°C+ עם זרימת אוויר של LFM‏ 400.

המתכננים יכולים להשתמש במעגל ההדגמה DC2722A בשילוב עם תוכנת LTpowerPlay כדי לבחון את היכולות של מודולי LTM4686. כדי להעריך רק את המייצב, ניתן להפעיל את ה-DC2722A באמצעות הגדרות ברירת המחדל ללא צורך בתקשורת PMBus. הוספת התוכנה והדונגל של PMBus מאפשרת למתכננים לבחון את יכולות ניהול הספקת-הכוח הדיגיטליות המלאות, כולל הגדרה-מחדש של החלק תוך-כדי-פעולה וצפייה במידע טלמטריה.

שיקולי הפריסה של הלוח

ישנם כמה שיקולים חשמליים כאשר מחברים במקביל מייצבי μModule להזנת FPGAs, אך הפרמטרים הקשורים למרווחים, מעברים (Vias‏), משטחי הארקה וזרימת האוויר הם החשובים ביותר. למרבה המזל, התכן של חתימת-השטח של LGA מפשט את הפריסה של משטחי הספקת-הכוח וההארקה ומספק חיבור תרמי מוצק ללוח ה-PCB‏. הצבת ארבעה מייצבי μModule במקביל היא עניין פשוט של חזרה על חתימת-השטח של LGA (איור 7). למעט סביבות מאתגרות בצורה יוצאת דופן, המארז המשופר מבחינה תרמית, ביחד עם משטח הספקת-הכוח, מעניקים בדרך כלל מספיק קירור למודולים.

איור 7‏: חתימת-השטח של LGA‏ של מייצבי μModule‏ מפשטת את החיבור במקביל של מספר מודולים ותומכת בביצועים תרמיים משופרים. (מקור התמונה: Analog Devices)

סיכום

כדי לתמוך ביישומי מחשוב עם ביצועים עיליים, FPGAs דורשים ניהול הספקת-כוח מדויק ויעיל עם זמן תגובה מהיר. הזנת פסי המתח הרבים שב-FPGA היא אתגר מורכב שניתן לעמוד בו באמצעות מייצבי μModule DC/DC משולבים של Analog Devices. מייצבים אלו מעניקים גם את הביצועים החשמליים והתרמיים הדרושים במארזים קומפקטיים הניתנים לשילוב בקלות.